Anonim

"Kami akan memanfaatkan melonjaknya jumlah transistor untuk mengambil fungsi dari perangkat keras khusus dan menjadi perangkat lunak, " kata John Bourgoin, CEO MIPS Technologies.

Pergeseran ke desain SoC sedang didorong oleh perpindahan ke aturan desain 0, 10μm. Hal ini memungkinkan ratusan juta transistor dibawa ke dalam desain, tetapi membawa serta biaya dan risiko teknik yang meningkat.

“Pada 1995, 13 persen dari biaya proyek adalah desain dan masker. Pada tahun 2003 akan mencapai 62 persen, ”kata Bourgoin.
Set topeng sekarang dapat berharga $ 1 juta. "Perputaran [topeng set] ketiga bisa menjadi kematian sebuah proyek, " katanya.

n

Untuk mengurangi risiko proyek, pembicara di Forum menganjurkan agar perangkat keras khusus dalam desain seminimal mungkin, menggunakan blok IP yang dapat diprogram dan terbukti sejauh memungkinkan.

Ini diharapkan dari konferensi para pembela prosesor yang tertanam - tetapi ada satu poin dari pandangan ini. Kesalahan desain dapat diprogram dari sebuah chip asalkan algoritma dalam perangkat lunak dan prosesor bekerja.

"Desainnya dapat di-debug hingga pengiriman, " kata Bourgoin, sementara pemrograman ulang dapat dilanjutkan setelah pengiriman untuk mengikuti keinginan desain pelanggan.
Desain tetap sangat rentan karena produksi berpindah ke wafer 300mm. "Lari tunggal 12 inci dapat memberi Anda stok dua tahun, " kata Bourgoin.
Meskipun ada beberapa ketidaksepakatan di mana garis akan ditarik, tidak ada yang meragukan perlunya blok IP untuk mempercepat tugas-tugas tertentu. Di mana desainer chip setuju adalah bahwa IP non-prosesor dapat meninggalkan banyak hal yang diinginkan.