Anonim

LSI Logic meningkatkan kepadatan kode ZSP untuk desain multimedia Richard Wilson
LSI Logic telah memperluas inti prosesor prosesor sinyal digital (DSP) dalam arsitektur ZSP-nya dengan inti berdaya rendah, berdensitas tinggi yang dirancang untuk aplikasi dalam multimedia dan ponsel konsumen.
Disebut ZSP500, ini didasarkan pada arsitektur pipeline delapan tahap dengan program dan jalur data scalable, dan memori yang dapat dikonfigurasi pengguna. Inti, dibuat pada proses 0, 11 mikron, berjalan pada kecepatan clock hingga 400MHz.
Kepadatan kode berada pada level tertinggi dari semua core DSP-nya, kata perusahaan itu.
Menurut Will Strauss, presiden firma riset pasar Forward Concepts: "Kepadatan kode adalah kriteria desain penting dalam pemilihan prosesor yang disematkan karena ukuran memori secara langsung mendorong biaya sistem yang sangat penting dalam aplikasi volume tinggi."