EDA dan IP (September 2020)

Alat Cambridge mengubah deskripsi Verilog menjadi C

Alat Cambridge mengubah deskripsi Verilog menjadi C

Tenison EDA mengatakan alat VTOC-nya akan memungkinkan para perancang untuk membuat model C yang efisien dari perangkat keras mereka, mempercepat proses penulisan dan verifikasi perangkat lunak

Arithmatica meluncurkan pustaka IP matematika untuk IC

Arithmatica meluncurkan pustaka IP matematika untuk IC

Pustaka IP ditujukan untuk IC intensif matematika seperti chip grafis dan prosesor kelas atas

Perusahaan Oxford memenangkan pendanaan untuk teknologi SoC

Perusahaan Oxford memenangkan pendanaan untuk teknologi SoC

Teknologi sistem-chip berharap untuk memudahkan integrasi perangkat keras dan perangkat lunak

Iman ARM dalam model bisnis IP-nya dibalas dengan pertumbuhan baru

Iman ARM dalam model bisnis IP-nya dibalas dengan pertumbuhan baru

Aplikasi baru dan teknologi baru mendorong pertumbuhan, kata kepala eksekutif

Magma menambahkan optimasi daya

Magma menambahkan optimasi daya

Optimalisasi dan manajemen daya telah ditambahkan ke perangkat lunak desain chip Magma Design Automation.

Perubahan aturan China meningkatkan kekhawatiran pencurian IP

Perubahan aturan China meningkatkan kekhawatiran pencurian IP

Ancaman dari pencurian kekayaan intelektual Tiongkok diperkirakan akan bertambah buruk selama tujuh bulan ke depan, karena negara itu mulai mencabut pembatasan

MoSys menyalahkan kerugian atas akuisisi yang terlewat

MoSys menyalahkan kerugian atas akuisisi yang terlewat

Perusahaan mengatakan pembelian yang dibatalkan oleh Synopsys disalahkan atas kerugian triwulanan

Fister meninggalkan Intel untuk Cadence

Fister meninggalkan Intel untuk Cadence

Bingham bernama ketua dewan Cadence

ARM meluncurkan multi-processing dan core DSP

ARM meluncurkan multi-processing dan core DSP

Buah kolaborasi dengan NEC dan akuisisi Adelante

Alat EDA melacak daya dan kebisingan ke dalam paket

Alat EDA melacak daya dan kebisingan ke dalam paket

Perusahaan start-up menangani masalah manajemen daya

Synopsys membuka bungkusan platform desain Galaxy

Synopsys membuka bungkusan platform desain Galaxy

Perbaikan untuk seluruh jajaran alat desain chip dijanjikan

Sinopsis pendapatan naik sedikit

Sinopsis pendapatan naik sedikit

Perusahaan EDA mengelola pertumbuhan satu persen dari kuartal tahun lalu

EDA start-up mendapatkan pendanaan $ 9 juta

EDA start-up mendapatkan pendanaan $ 9 juta

Golden Gate berfokus pada EDA untuk chip daya rendah

Alat sintesis C in-house mendapat tayangan publik

Alat sintesis C in-house mendapat tayangan publik

Mentor Graphics membawa produk sintesis C ke pasar yang sebelumnya tersedia untuk pelanggan tertentu. Catapult C mengambil standar C atau C ++, tanpa no

EDA start-up bantu penutupan desain 90nm

EDA start-up bantu penutupan desain 90nm

Router mengoptimalkan kawat demi kawat

DAC: Pasar IP tumbuh 22%

DAC: Pasar IP tumbuh 22%

Pertumbuhan dari peningkatan jumlah inti, kekurangan kapasitas teknik dan semakin pentingnya FPGA

DAC: EDA dan IP mendapatkan Spirit

DAC: EDA dan IP mendapatkan Spirit

Standar untuk bagaimana IP diterapkan dalam alat EDA dirilis oleh Spirit Consortium

DAC: EDA harus menggunakan kuantum

DAC: EDA harus menggunakan kuantum

Intel Pat Gelsinger mengatakan perkembangan Hukum Moore akan secara mendasar mengubah alat yang diperlukan untuk merancang chip

DAC: Cadence mendorong paket multi-chip

DAC: Cadence mendorong paket multi-chip

Kematian berganda dalam satu paket dipandang sebagai solusi untuk kenaikan biaya Asic

DAC: Altera mendorong HardCopy dengan Synopsys

DAC: Altera mendorong HardCopy dengan Synopsys

Perusahaan yang dapat diprogram berharap dapat meningkatkan permintaan untuk versi FPGA-nya yang menggunakan kabel