Anonim

Tenison EDA mengatakan alat VTOC-nya akan memungkinkan para perancang untuk membuat model C yang efisien dari perangkat keras mereka, mempercepat proses penulisan dan verifikasi perangkat lunak.

Banyak alat berbasis web dapat melakukan ini, kata Jeremy Bennett, kepala eksekutif Tenison, tetapi mereka tidak dapat melakukan bahasa lengkap atau mereka sangat tidak efisien.

Konverter Verilog ke C yang efisien dapat bermanfaat bagi tiga kelompok pengguna, kata Bennett: Pengembang Asic dan SoC; rumah kekayaan intelektual; dan pengguna SystemC.

n

Dalam kasus pertama, pengembang perangkat lunak dipaksa untuk menunggu saat perangkat keras dibuat. VTOC akan memungkinkan para insinyur perangkat lunak untuk menggunakan model C dari perangkat keras yang sedang berkembang dan mulai pengkodean sebelumnya.

Ini adalah pilihan yang jauh lebih murah daripada menggunakan emulasi, lebih cepat daripada simulasi dan hadir dalam bentuk yang membuat para insinyur perangkat lunak merasa nyaman.

Kedua, rumah IP perlu menyediakan model C dari desain mereka agar pembeli dapat menguji dan memverifikasi perangkat keras. Handcoding model C dapat memakan waktu dan rentan terhadap kesalahan.

Akhirnya, untuk perusahaan yang mulai menggunakan SystemC, alat ini memungkinkan kode Verilog lama digunakan kembali dalam desain baru.

VTOC didasarkan pada teknologi kompiler tujuan umum yang dikembangkan dari beberapa tahun bekerja oleh Dr David Greaves dari Universitas Cambridge. Dalam bentuknya yang sekarang dapat mengubah Verilog menjadi C, C + atau bahkan SystemC. Itu paralel lengkap dengan kompilasi serial, kata Bennett.